輝達與聯發科合作再下一城，除硬體之外，矽智財（IP）軟實力雙方攜手打造NVLink、長距離224G Serdes、車規AEC。業界分析，輝達急欲跨入ASIC領域，然由於品牌包袱，藉由聯發科將更能快速擴展。

法人認為，未來將有更多CSP業者尋求與聯發科合作，而一旦客戶採用NVLink IP，也能增加輝達Switch解決方案之客戶採購意願、達到雙贏局面。

聯發科於GTC大會上，秀出Premiun ASIC設計服務，與輝達合作擴展至IP領域，彈性的商業模式，能提供各式客製化晶片／HBM4E等，並具豐富的Cell Library（元件庫），以先進製程、先進封裝領先地位，提供客製化晶片完整解決方案。

聯發科指出，其SerDes技術為ASIC核心優勢，涵蓋晶片互連、高速I／O、先進封裝與記憶體整合；攜手全球主要代工廠，於尖端製程節點深化合作，透過「設計技術協同優化（DTCO）」，在效能、功耗與面積（PPA）間取得最佳平衡。

其中，112Gb／s DSP（數位訊號處理器）-based之PAM-4接收器，於4奈米FinFET製程打造，實現超過52dB損耗補償，意謂更低訊號衰減、更強捍之抗干擾特性；該技術不僅適用於乙太網路、光纖長距傳輸。現在聯發科更推出專為資料中心使用的224G Serdes、並已經完成矽驗證。

根據調研機構指出，部分CSP（雲端服務供應商）已在評估輝達及聯發科之IP組合的客製化設計晶片。法人認為，儘管谷歌TPU（張量處理器）進度稍微遞延，第七代TPU預計會在明年第三季投入量產，但採用3奈米打造仍有望為聯發科挹注超過20億美元之貢獻。

供應鏈也透露，進階到第八代的TPU，將會開始採用台積電2奈米製程，持續在先進製程領域維持領先地位。看好聯發科成為中小企業AI需求的主要受益者，法人指出，GB10晶片基於Arm打造之CPU及市場期待已久的N1x WoA晶片即將發表，都能為其營運增色不少。

※ 本文內容由《工商時報》授權刊載，未經同意禁止轉載。點選更多財經熱門新聞，追蹤 FB 、 Line@。